シリコンエピタキシーの特性

シリコンエピタキシー現代の半導体製造における重要な基本プロセスです。これは、特定の結晶構造、厚さ、ドーピング濃度、および正確に研磨された単結晶シリコン基板上のタイプを持つ単結晶シリコン薄膜の1つまたは複数の層を栽培するプロセスを指します。この成長したフィルムは、エピタキシャル層（エピタキシャル層またはEPI層）と呼ばれ、エピタキシャル層を備えたシリコンウェーハはエピタキシャルシリコンウェーハと呼ばれます。その中心的な特徴は、新しく成長したエピタキシャルシリコン層は、結晶学の基質格子構造の継続であり、基質と同じ結晶配向を維持し、完全な単結晶構造を形成することです。これにより、エピタキシャル層は、基質の電気とは異なる電気特性を正確に設計できるため、高性能半導体デバイスの製造の基礎を提供できます。

シリコンエピタキシーの垂直エピタキシャル受容器

ⅰ。シリコンエピタキシーとは何ですか？

1）定義：シリコンエピタキシーは、化学的または物理的な方法によってシリコン原子を単一結晶シリコン基板に堆積させ、基板格子構造に従って新しい単結晶シリコン薄膜を栽培する技術です。

2）格子マッチング：コア機能は、エピタキシャル成長の秩序です。堆積したシリコン原子はランダムに積み重ねられていませんが、基質の表面の原子によって提供される「テンプレート」のガイダンスの下で基板の結晶配向に従って配置され、原子レベルの正確な複製を実現します。これにより、エピタキシャル層が多結晶またはアモルファスではなく、高品質の単結晶であることが保証されます。

3）制御可能性：シリコンエピタキシープロセスにより、成長層（ナノメートルからマイクロメートルまで）の厚さ、ドーピングタイプ（n型またはp型）、およびドーピング濃度を正確に制御できます。これにより、異なる電気特性を持つ領域を同じシリコンウェーハに形成することができます。これは、複雑な統合回路を製造するための鍵です。

4）インターフェイス特性：界面は、エピタキシャル層と基質の間に形成されます。理想的には、このインターフェイスは原子的に平らで汚染がない。ただし、インターフェイスの品質はエピタキシャル層のパフォーマンスにとって重要であり、欠陥や汚染はデバイスの最終性能に影響を与える可能性があります。

ⅱ。シリコンエピタキシーの原理

シリコンのエピタキシャル成長は、主に、シリコン原子が基質の表面に移動し、組み合わせの最低エネルギー格子位置を見つけるための適切なエネルギーと環境を提供することに依存します。現在最も一般的に使用されている技術は、化学蒸気堆積（CVD）です。

化学蒸気堆積（CVD）：これは、シリコンエピタキシーを実現する主流の方法です。その基本原則は次のとおりです。

● 前駆体輸送：シラン（SIH4）、ジクロロシラン（SIH2CL2）またはトリクロロシラン（SIHCL3）、ドーパントガスなどのシリコン元素（前駆体）を含むガス（P-Typeドーピング用のN型ドーピングおよびジボランB2H6など）は、P-Type dopingに耐えられます。

● 表面反応：高温（通常は900°Cから1200°Cの間）で、これらのガスは加熱されたシリコン基板の表面に化学分解または反応を起こします。たとえば、SIH4→SI（SOLID）+2H2（ガス）。

● 表面移動と核形成：分解によって生成されるシリコン原子は基質表面に吸着され、表面に移動し、最終的には適切な格子部位を見つけて、新しいシングルを組み合わせて形成し始めますクリスタル層。エピタキシャル成長シリコンの品質は、このステップの制御に大きく依存しています。

● 層状成長：新しく堆積した原子層は、基質の格子構造を連続的に繰り返し、層ごとに産卵し、特定の厚さでエピタキシャルシリコン層を形成します。

主要なプロセスパラメーター：シリコンエピタキシープロセスの品質は厳密に制御されており、重要なパラメーターには以下が含まれます。

● 温度：反応速度、表面移動度、欠陥の形成に影響します。

● プレッシャー：ガス輸送と反応経路に影響します。

● ガスの流れと比率：成長率とドーピング濃度を決定します。

● 基板表面の清潔さ：汚染物質は、欠陥の起源である場合があります。

● その他のテクノロジー：CVDは主流ですが、分子ビームエピタキシー（MBE）などの技術は、特に非常に高い精度制御を必要とするR＆Dまたは特別な用途では、シリコンエピタキシーにも使用できます。MBEは、超高真空環境でシリコンソースを直接蒸発させ、原子または分子ビームが成長のために基板に直接投影されます。

ⅲ。半導体製造におけるシリコンエピタキシー技術の特定のアプリケーション

シリコンエピタキシー技術は、シリコン材料のアプリケーション範囲を大幅に拡大し、多くの高度な半導体デバイスの製造に不可欠な部分です。

● CMOSテクノロジー：高性能ロジックチップ（CPUやGPUなど）では、低ドープ（p-またはn-）エピタキシャルシリコン層が、しばしば重度のドープ（p+またはn+）基質で成長します。このエピタキシャルシリコンウェーハ構造は、ラッチアップ効果（ラッチアップ）を効果的に抑制し（ラッチアップ）、デバイスの信頼性を改善し、現在の伝導と熱散逸を助長する基質の低い抵抗を維持できます。

● 双極トランジスタ（BJT）およびBICMOS：これらのデバイスでは、シリコンエピタキシーを使用してベースやコレクター領域などの構造を正確に構築し、トランジスタのゲイン、速度、その他の特性を、エピタキシャル層のドーピング濃度と厚さを制御することにより最適化されます。

● イメージセンサー（CIS）：一部の画像センサーアプリケーションでは、エピタキシャルシリコンウェーファーは、ピクセルの電気分離を改善し、クロストークを減らし、光電化変換効率を最適化できます。エピタキシャル層は、よりクリーンで欠陥の少ないアクティブエリアを提供します。

● 高度なプロセスノード：デバイスのサイズが縮小し続けるにつれて、材料特性の要件はますます高くなっています。選択的エピタキシャル成長（SEG）を含むシリコンエピタキシー技術は、特定の領域で緊張したシリコンまたはシリコンゲルマニウム（SIGE）エピタキシャル層を成長させるために使用され、キャリアの移動度を改善し、したがってトランジスタの速度を高めます。

シリコンエピタキシーの水平方向のエピタキシャル受容器

ⅳ。シリコンエピタキシー技術の問題と課題

シリコンエピタキシー技術は成熟しており、広く使用されていますが、シリコンプロセスのエピタキシャル成長にはまだいくつかの課題と問題があります。

● 欠陥制御：積み上げ断層、転位、スリップラインなどのさまざまな結晶欠陥は、エピタキシャルの成長中に生成される場合があります。これらの欠陥は、デバイスの電気性能、信頼性、収量に深刻な影響を与える可能性があります。欠陥を制御するには、非常にクリーンな環境、最適化されたプロセスパラメーター、および高品質の基質が必要です。

● 均一：エピタキシャル層の厚さの完全な均一性と、大規模なシリコンウェーハ（300mmなど）に対するドーピング濃度を達成することは、継続的な課題です。不均一性は、同じウェーハのデバイスパフォーマンスの違いにつながる可能性があります。

● オートドーピング：エピタキシャル成長プロセス中に、基質の高濃度ドーパントは、気相拡散または固体拡散を介して成長するエピタキシャル層に入ることができ、特に上軸層と基質の間の界面の近くで、エピタキシャル層ドーピング濃度が期待値から逸脱します。これは、シリコンエピタキシープロセスで対処する必要がある問題の1つです。

● 表面形態：エピタキシャル層の表面は非常に平坦なままでなければならず、粗さや表面欠陥（ヘイズなど）は、リソグラフィなどのその後のプロセスに影響を与えます。

● 料金：通常の洗練されたシリコンウェーハと比較して、エピタキシャルシリコンウェーハの生産により、プロセスステップと機器投資が追加され、コストが高くなります。

● 選択的エピタキシーの課題：高度なプロセスでは、選択的エピタキシャル成長（特定の領域でのみ成長）が、成長速度の選択性、横方向成長の制御など、プロセス制御に高い需要を置きます。

ⅴ。結論

重要な半導体材料準備技術として、シリコンエピタキシーは、単結晶シリコン基板上の特定の電気的および物理的特性を備えた高品質の単結晶エピタキシャルシリコン層を正確に栽培する能力です。シリコンエピタキシープロセスにおける温度、圧力、気流などのパラメーターを正確に制御することにより、層の厚さとドーピング分布をカスタマイズして、CMO、パワーデバイス、センサーなどのさまざまな半導体アプリケーションのニーズを満たすことができます。

シリコンのエピタキシャル成長は、欠陥制御、均一性、自己ドーピング、コストなどの課題に直面していますが、テクノロジーの継続的な進歩により、シリコンエピタキシーは、半導体デバイスのパフォーマンス改善と機能的革新を促進するための中核的な推進力の1つです。