シリコンエピタキシーの特徴

シリコンエピタキシーは現代の半導体製造における重要な基本プロセスです。精密に研磨された単結晶シリコン基板上に、特定の結晶構造、厚さ、ドーピング濃度、種類を備えた単結晶シリコン薄膜を 1 層以上成長させるプロセスを指します。この成長膜をエピタキシャル層（エピタキシャル層またはエピ層）と呼び、エピタキシャル層を有するシリコンウェーハをエピタキシャルシリコンウェーハと呼ぶ。その核となる特性は、新たに成長したエピタキシャルシリコン層が結晶学的に基板の格子構造の連続であり、基板と同じ結晶方位を維持し、完全な単結晶構造を形成することです。これにより、エピタキシャル層が基板とは異なる電気的特性を正確に設計できるようになり、高性能半導体デバイスの製造の基礎が提供されます。

シリコンエピタキシー用垂直エピタキシャルサセプター

Ⅰ．シリコンエピタキシーとは何ですか?

1) 定義: シリコンエピタキシーとは、単結晶シリコン基板上に化学的または物理的方法でシリコン原子を堆積し、基板の格子構造に従って配列させて新たな単結晶シリコン薄膜を成長させる技術です。

2） 格子整合：核となる特徴は、エピタキシャル成長の規則性です。堆積されたシリコン原子はランダムに積み重なるのではなく、基板表面の原子が提供する「テンプレート」に従って基板の結晶方位に従って配置され、原子レベルの精密な複製を実現します。これにより、エピタキシャル層が多結晶やアモルファスではなく、高品質の単結晶になることが保証されます。

3） コントロール性: シリコン エピタキシー プロセスでは、成長層の厚さ (ナノメートルからマイクロメートルまで)、ドーピングの種類 (N 型または P 型)、およびドーピング濃度を正確に制御できます。これにより、異なる電気的特性を持つ領域を同じシリコンウェーハ上に形成することが可能になり、これが複雑な集積回路を製造するための鍵となります。

4） 界面特性：エピタキシャル層と基板との間に界面が形成される。理想的には、この界面は原子的に平坦で、汚染がありません。ただし、界面の品質はエピタキシャル層の性能にとって非常に重要であり、欠陥や汚染があるとデバイスの最終性能に影響を与える可能性があります。

Ⅱ．シリコンエピタキシーの原理

シリコンのエピタキシャル成長は主に、シリコン原子が基板表面上を移動し、結合する最低エネルギーの格子位置を見つけるための適切なエネルギーと環境を提供することに依存します。現在最も一般的に使用されている技術は化学気相成長 (CVD) です。

化学蒸着 (CVD): これはシリコン エピタキシーを達成するための主流の方法です。その基本原則は次のとおりです。

● 前駆体の輸送: シラン (SiH4)、ジクロロシラン (SiH2Cl2) またはトリクロロシラン (SiHCl3) などのシリコン元素 (前駆体) を含むガスとドーパント ガス (N 型ドーピングの場合はホスフィン PH3、P 型ドーピングの場合はジボラン B2H6 など) を正確な割合で混合し、高温の反応チャンバーに送ります。

● 表面反応: 高温 (通常 900°C ～ 1200°C) では、これらのガスは加熱されたシリコン基板の表面で化学分解または反応を起こします。例：SiH4→Si(固体)+2H2(気体)。

● 表面マイグレーションと核生成: 分解によって生成されたシリコン原子は基板表面に吸着されて表面上を移動し、最終的に結合する適切な格子サイトを見つけて新しい単一原子を形成し始めます。結晶層。エピタキシャル成長シリコンの品質はこの工程の制御に大きく依存します。

● 階層的な成長: 新しく堆積した原子層は基板の格子構造を連続的に繰り返し、層ごとに成長し、特定の厚さのエピタキシャル シリコン層を形成します。

主要なプロセスパラメータ: シリコンエピタキシープロセスの品質は厳密に管理されており、主要なパラメータには次のものがあります。

● 温度: 反応速度、表面移動度、欠陥形成に影響します。

● プレッシャー：ガス輸送および反応経路に影響を与えます。

● ガス流量と比率: 成長速度とドーピング濃度を決定します。

● 基板表面の清浄度: あらゆる汚染物質が欠陥の原因となる可能性があります。

● その他の技術: CVDが主流ですが、分子線エピタキシー(MBE)などの技術もシリコンエピタキシーに使用でき、特に研究開発や非常に高い精度の制御が必要な特殊な用途では使用できます。MBEでは、超高真空環境でシリコンソースを直接蒸発させ、原子線または分子線を基板に直接照射して成長させます。

Ⅲ．半導体製造におけるシリコンエピタキシー技術の具体的な応用

シリコンエピタキシー技術はシリコン材料の応用範囲を大幅に拡大し、多くの先進的な半導体デバイスの製造に不可欠な部分となっています。

● CMOS技術: 高性能ロジック チップ (CPU や GPU など) では、低ドープ (P- または N-) エピタキシャル シリコン層が高濃度ドープ (P+ または N+) 基板上に成長することがよくあります。このエピタキシャル シリコン ウェーハ構造は、ラッチアップ効果 (Latch-up) を効果的に抑制し、デバイスの信頼性を向上させ、電流伝導と熱放散に役立つ基板の低抵抗を維持します。

● バイポーラ トランジスタ (BJT) および BiCMOSこれらのデバイスでは、シリコンエピタキシーを使用してベース領域やコレクタ領域などの構造を正確に構築し、トランジスタの利得、速度、その他の特性は、エピタキシャル層のドーピング濃度と厚さを制御することによって最適化されます。

● イメージセンサー（CIS）: 一部のイメージセンサー用途では、エピタキシャルシリコンウェーハはピクセルの電気的絶縁を改善し、クロストークを低減し、光電変換効率を最適化できます。エピタキシャル層は、よりクリーンで欠陥の少ないアクティブ領域を提供します。

● 高度なプロセスノード: デバイスのサイズが縮小し続けるにつれて、材料特性に対する要件はますます高くなっています。選択エピタキシャル成長 (SEG) を含むシリコン エピタキシャル テクノロジーは、特定の領域に歪みシリコンまたはシリコン ゲルマニウム (SiGe) エピタキシャル層を成長させ、キャリア移動度を向上させ、トランジスタの速度を向上させるために使用されます。

シリコンエピタキシー用水平エピタキシャルサセプター

Ⅳ．シリコンエピタキシー技術の問題点と課題

シリコン エピタキシャル技術は成熟し、広く使用されていますが、シリコン プロセスのエピタキシャル成長には依然としていくつかの課題と問題があります。

● 欠陥管理：エピタキシャル成長中には、積層欠陥、転位、スリップラインなどのさまざまな結晶欠陥が発生することがあります。これらの欠陥は、デバイスの電気的性能、信頼性、歩留まりに重大な影響を与える可能性があります。欠陥を制御するには、非常にクリーンな環境、最適化されたプロセスパラメータ、および高品質の基板が必要です。

● 均一：大型シリコンウェーハ（300mmなど）上でエピタキシャル層の厚さとドーピング濃度の完全な均一性を達成することは、継続的な課題です。不均一性は、同じウェーハ上のデバイスの性能に差をもたらす可能性があります。

● オートドーピング: エピタキシャル成長プロセス中、基板内の高濃度ドーパントが気相拡散または固相拡散を通じて成長中のエピタキシャル層に侵入し、特にエピタキシャル層と基板の界面付近でエピタキシャル層のドーピング濃度が期待値から逸脱する可能性があります。これは、シリコンエピタキシープロセスで対処する必要がある問題の 1 つです。

● 表面形態: エピタキシャル層の表面は高度に平坦な状態を保つ必要があり、粗さや表面欠陥 (ヘイズなど) があると、リソグラフィーなどの後続のプロセスに影響を与えます。

● 料金：エピタキシャルシリコンウェーハの製造は、通常の研磨シリコンウェーハと比べて工程が増え、設備投資が増えるため、コストが高くなります。

● 選択的エピタキシーの課題: 高度なプロセスでは、選択的エピタキシャル成長 (特定の領域のみでの成長) により、成長速度の選択性、横方向の過成長の制御など、プロセス制御に対する要求が高くなります。

Ⅴ．結論

主要な半導体材料調製技術として、シリコンエピタキシー単結晶シリコン基板上に特定の電気的および物理的特性を備えた高品質の単結晶エピタキシャル シリコン層を正確に成長させる能力です。シリコンエピタキシープロセスにおける温度、圧力、エアフローなどのパラメータを正確に制御することで、層の厚さとドーピング分布をカスタマイズして、CMOS、パワーデバイス、センサーなどのさまざまな半導体アプリケーションのニーズを満たすことができます。

シリコンのエピタキシャル成長は、欠陥制御、均一性、自己ドーピング、コストなどの課題に直面していますが、技術の継続的な進歩により、依然として半導体デバイスの性能向上と機能革新を促進する中核的な原動力の1つであり、エピタキシャルシリコンウェーハ製造におけるその地位はかけがえのないものです。